

طراحی و شبیه‌سازی یک مبدل آنالوگ به دیجیتال SAR با تکنیک شکل دهی نوین

سجاد اینانلو^۱، رضا اینانلو^۲ و اسماعیل نجفی اقدم^۱

^۱دانشگاه صنعتی سهند، sajad.inanlou@gmail.com

^۲دانشگاه تهران، reza.inanlou@ut.ac.ir

^۱دانشگاه صنعتی سهند، najafiaghdam@sut.ac.ir

چکیده - در این مقاله یک مبدل آنالوگ به دیجیتال SAR مبتنی بر تکنیک شکل دهی نوین کوانتیزاسیون ارائه شده است. اساس کار تکنیک پیشنهادی مفهوم فیدبک خطا (Error Feedback) بوده و که در مدولاتورهای سیگما-دلتا به وفور مورد استفاده قرار می‌گیرد. وجه تمایز ساختار پیشنهادی این است که عمل شکل دهی نوین را بدون استفاده از هرگونه انتگرال گیر و یا بافر بهره واحد (بدون استفاده از آپ-امپ) انجام می‌دهد و به خاطر همین دارای ساختاری بسیار ساده می‌باشد. ساختار پیشنهادی جهت فراهم آوردن یک مرتبه شکل دهی نوین تنها به دو کلاک غیر همپوشا و دو خازن مشقی (Dummy) نیاز دارد. برای اثبات کارایی ساختار پیشنهادی یک مبدل SAR با رزولوشن ۵ بیت و فرکانس نمونه برداری ۱۰۰ کیلوهرتز در تکنولوژی ۹۰ نانومتر سی‌ماس طراحی و شبیه‌سازی گردید. نتایج شبیه‌سازی نشان می‌دهند که به ازای نسبت بیش نمونه برداری ۱۶ دقت مبدل می‌تواند به ۸٫۱ بیت افزایش یابد. این در حالی است که توان مصرفی مبدل حدود ۱٫۱۸ میکرووات می‌باشد.

یکی از مبدل‌های آنالوگ به دیجیتالی که امروزه بیشتر مورد توجه طراحان مدار قرار گرفته است، مبدل تقریب متوالی^۱ یا همان SAR می‌باشد. مزیت اصلی این مبدل در مقایسه با سایر مبدل‌های داده، سادگی ساختار آن و توان مصرفی پایین می‌باشد. از آنجایی که مبدل دیجیتال به آنالوگ^۲ (DAC) به کار رفته در ساختار این مبدل عمدتاً مبتنی بر یک آرایه خازنی می‌باشد، سطح تراشه آن به خاطر افزایش نمایی خازن‌ها به ازای افزایش خطی تعداد بیت‌ها، افزایش می‌یابد که این یکی از عمده‌ترین چالش‌های طراحی این نوع مبدل‌ها به شمار می‌آیند. از طرفی دیگر توان مصرفی این مبدل عمدتاً توسط انرژی کلیدزنی آرایه خازنی (DAC) تعیین می‌شود، که نشان‌دهنده اهمیت این بلوک می‌باشد. هر دو پارامتر انرژی کلیدزنی و سطح تراشه اشغالی به ابعاد خازن‌های DAC وابسته می‌باشد به طوری که با کاهش ابعاد آن می‌توان هم توان مصرفی و هم سطح تراشه اشغالی را کاهش داد. ولی باید توجه کرد که کوچک شدن ابعاد، عدم تطبیق بین افزاره‌ها که عامل اصلی کاهش دقت در مدارهای آنالوگ است، افزایش می‌دهد [۱] - [۴].

۱- مقدمه

امروزه مبدل‌های آنالوگ به دیجیتال به‌عنوان پل ارتباطی دنیای واقعی کمیت‌های آنالوگ و دنیای پردازش دیجیتال نقش کلیدی در بسیاری از دستگاه‌های الکترونیکی، مخابراتی و کنترلی ایفا می‌کنند. بالا رفتن روزافزون سرعت و دقت پردازشگرهای دیجیتال از یک طرف، روند روبه رشد دستگاه‌های قابل حمل که عمدتاً با باتری کار می‌کنند و نیاز آن‌ها به اجزاء کم‌مصرف از طرف دیگر، طراحی مبدل‌های سریع و به‌خصوص کم‌مصرف را به‌عنوان یکی از موضوعات درخواستار برای پژوهش در زمینه مدارهای مجتمع درآورده است. مبدل‌های آنالوگ به دیجیتال سریع با ولتاژ تغذیه و توان پایین امروزه از عناصر کلیدی دستگاه‌های پردازشی و مخابراتی به شمار می‌روند. کاربرد روزافزون دستگاه‌های الکترونیکی که با باتری کار می‌کنند، مسئله ولتاژ تغذیه و به‌خصوص توان مصرفی را از اهمیت ویژه‌ای برخوردار ساخته است [۱-۳].

^۲ Digital to Analog Converter

^۱ Successive Approximation Analog to Digital Converter

۲- ساختار مبدل تقریب متوالی پیشنهادی

ساختار پیشنهادی در سطح سیستمی شکل ۱ نشان داده شده است. این ساختار مشابه ساختار [۱۰] می باشد با این تفاوت که بافر بهره واحد در آن حذف شده است. لازم به ذکر است که این ساختار در مدولاتورهای دلتا-سیگما به ساختار فیدبک خطا معروف بوده و فاقد هر گونه انتگرال گیر می باشد. اکثر المان های مورد نیاز برای پیاده سازی این ساختار توسط خود مبدل SAR فراهم شده و تنها از تعدادی سوئیچ و خازن اضافی برای فراهم آوردن عمل شکل دهی نویز مرتبه اول استفاده می شود. برای این که درک بهتری از این ساختار داشته باشیم. تابع تبدیل سیگنال (STF) و تابع نویز (NTF) را بدست می آوریم.

$$y[n] = e_q[n] + x[n] \quad (1)$$


$$x[n] = -e_q[n-1] + x_m[n] \quad (2)$$

با قرار دان رابطه (۲) در رابطه (۱) و انجام عمل تبدیل Z از طرفین به رابطه زیر خواهیم رسید:

$$Y(z) = (1 - z^{-1})E_q(z) + X_m(z) \quad (3)$$

همان طوری که ملاحظه می شود سیگنال ورودی با ضریب ۱ و خطای کوانتیزاسیون با تابع $1 - z^{-1}$ به خروجی منتقل می شود که نشان می دهد خطای کوانتیزاسیون یک مرتبه شکل دهی می شود. ساختار فوق در واقع نوعی مدولاتور مرتبه اول بوده که در آن از مبدل SAR به عنوان کوانتایزر استفاده شده است. در یک مدولاتور دلتا-سیگما خطای کوانتیزاسیونی که در یک دوره به سیگنال اضافه می شود بایستی مستقل از نویز کوانتیزاسیونی که در مراحل قبلی به سیگنال اضافه می شوند، باشد به عبارت دیگر نباید همبستگی خاصی بین سیگنال ورودی و خطای کوانتیزاسیون وجود باشد. در مدولاتورهای مرتبه بالا و یا در مدولاتورهای چند بیت همبستگی بین خطای کوانتیزاسیون و سیگنال ورودی حداقل می باشد. ولی در مدولاتورهای مرتبه پایین تک بیت میزان همبستگی زیاد بوده و اصطلاحاً گفته می شود که کوانتایزر به صورت غیرخطی کار می کند و در طیف سیگنال هارمونیک ایجاد می شود [۹]-[۱۲]. بر این اساس ساختار پیشنهادی به ازای OSR و کوانتایزر با رزولوشن های مختلف با استفاده از نرم

متاسفانه در مبدل تقریب متوالی دستیابی به دقت های بالا، به خاطر محدود بودن دقت بلوک های مداری مبدل محدود می شود. زیرا با افزایش رزولوشن اختلاف ابعاد بین المان های مبدل دیجیتال به آنالوگ افزایش یافته و این باعث خراب تر شدن تطبیق آنها می شود. در نتیجه برای رزولوشن های بالا استفاده از روش های تصحیح خطای مدار مبدل دیجیتال به آنالوگ موجود در مبدل SAR غیرقابل اجتناب است [۳-۶]. از طرفی برای رزولوشن های بالا مقدار ولتاژ LSB^2 در مقایسه با نویز ارجاع داده شده به ورودی مقایسه گر کاهش می یابد در نتیجه برای جلوگیری از خطای تصمیم گیری لازم است که یک پیش تقویت کننده در ورودی مقایسه گر قرار گیرد. بنابراین به خاطر افزایش توان مصرفی درجه شایستگی^۴ مبدل عملاً کاهش می یابد. رایج ترین روش برای دستیابی به دقت بالا، استفاده از روش های کالیبراسیون دیجیتال می باشد [۴-۶]. اگرچه این روش ها خطی نگاری و دقت مبدل را تا حد چشمگیری بهبود می دهند ولی سخت افزار و توان مصرفی مبدل به خاطر مدارهای تصحیح کننده دیجیتال افزایش می یابد. استفاده از ویژگی مدولاتورهای دلتا-سیگما (بیش نمونه برداری و شکل دهی نویز) برای افزایش دقت مبدل SAR از جمله روش های جدیدی است که اخیراً در مراجع [۷]-[۱۲] مطرح شده است. در همه این روش ها جهت استخراج و انتقال خطای مانده از یک تقویت کننده عملیاتی استفاده شده است. همین امر باعث پیچیدگی قسمت آنالوگ مبدل SAR گردیده است. بر این اساس در این مقاله یک مبدل SAR با تکنیک شکل دهی نویز بدون آپ-آپ جهت افزایش دقت آن ارائه شده است. ساختار مبدل پیشنهادی خیلی ساده بوده و تنها از دو کلاک غیر همپوشا به همراه دو خازن مشقی^۵ جهت شکل دهی نویز کوانتیزاسیون استفاده می کند.



شکل ۱ ساختار پیشنهادی در سطح سیستم.


^۵ Dummy

^۲ Least Significant Bit


^۴ Figure Of Merit

$$V_{DAC}[n] = V_{DAC+}[n] - V_{DAC-}[n]$$


$$= e_q[n] \quad (۶)$$



الف



ب



ج


شکل ۳: ساختار مبدل پیشنهادی در حالت ۳ بیتی

جهت شکل دهی نویز این نویز بایستی استخراج و منتقل شود. در ساختار پیشنهادی برای استخراج و انتقال خطای کوانتیزاسیون از خود خازن‌های

افزار MATLAB شبیه‌سازی گردید. نتایج شبیه‌سازی نشان می‌دهد که به ازای کوانتیزاسیون ۵ بیت و نسبت بیش نمونه‌برداری ۱۶ مبدل می‌تواند محدوده دینامیکی وسیع با نسبت سیگنال به نویز کوانتیزاسیونی بیشتر از 56 dB را فراهم آورد. بنابراین با انتخاب رزولوشن ۵ بیت و نسبت بیش نمونه‌برداری ۱۶ مبدل SAR برای رسیدن به دقت ۹ بیت طراحی گردید.

۲-۱- نحوه استخراج خطای کوانتیزاسیون

در مبدل SAR اولین مرحله برای فراهم آوردن عمل شکل دهی نویز، استخراج خطای کوانتیزاسیون می‌باشد. به این منظور، شکل ۲ را که مربوط به یک مبدل SAR معمولی با رزولوشن m بیت (با ساختار تماماً تفاضلی) در نظر می‌گیریم. طرز کار مدار به این صورت است که در فاز نمونه‌برداری صفحات بالایی همه خازن‌ها به ولتاژ مد مشترک ورودی (V_{cmi}) و صفحات پایین آنها به ولتاژهای ورودی V_{in+} و V_{in-} وصل می‌شوند. بنابراین خازن‌ها از ولتاژ $V_{cmi} - V_{in\pm}$ نمونه‌برداری می‌کنند. در پایان فاز نمونه‌برداری خازن‌ها از این ولتاژها باز شده و با شروع فاز تبدیل لاجیک دیجیتال صفحات پایینی خازن‌ها به ولتاژ مرجع (V_{Ref}) و یا زمین وصل می‌کند تا ورودی نمونه گرفته شده



شکل ۲ یک مبدل SAR معمولی با رزولوشن ۸ بیت.

تقریب زده شود. در آخر فاز تبدیل ولتاژهای خروجی DACها از روابط زیر بدست می‌آیند:

$$V_{DAC+}[n] = -V_{in+}[n] + V_{cmi}$$

$$+ D_{m-1}[n] \frac{V_{Ref}}{2} + \dots + D_0[n] \frac{V_{Ref}}{2^m} \quad (۴)$$

$$V_{DAC-}[n] = -V_{in-}[n] + V_{cmi}$$

$$+ \overline{D_{m-1}}[n] \frac{V_{Ref}}{2} + \dots + \overline{D_0}[n] \frac{V_{Ref}}{2^m} \quad (۵)$$

در روابط فوق اختلاف بین ولتاژهای $V_{DAC\pm}$ و V_{cmi} خطای کوانتیزاسیون بوده که آخر فاز تبدیل در همه خازن‌های DAC ذخیره می‌شود. به طور خلاصه در آخر فاز تبدیل ولتاژ $(V_{DAC+} - V_{DAC-})$ برابر خطای کوانتیزاسیون تفاضلی $(e_{q+}[n] - e_{q-}[n])$ خواهد بود:

$$V_{DAC-}[n] + V_{EQ+}[n] = e_{q+}[n-1] - V_{in-}[n] + V_{cmi} + \overline{D_{m-1}}[n] \frac{V_{Ref}}{2} + \dots + \overline{D_0}[n] \frac{V_{Ref}}{2^m} \quad (12)$$

بنابراین در حالت تفاضلی خواهیم داشت:

$$V_{DAC}[n] + V_{EQ}[n] = e_q[n-1] - V_{in}[n] + \sum_{i=0}^{m-1} D_i[n] \frac{V_{Ref}}{2^{m-i}} \quad (13)$$

با توجه به رابطه (۶) عبارت سمت چپ رابطه (۱۳) نیز برابر $e_q[n]$ خواهد بود. توجه شود که در ایجاد $e_q[n]$ ولتاژهای V_{EQ} نیز نقش داشته اند. بنابراین رابطه (۱۴) معتبر خواهد بود:

$$V_{DAC}[n] + V_{EQ}[n] = e_q[n] \quad (14)$$

با قرار دادن رابطه (۱۳) در رابطه (۱۴) عبارت زیر حاصل می شود:

$$e_q[n] - e_q[n-1] = -V_{in}[n] + \underbrace{\sum_{i=0}^{m-1} D_i[n] \frac{V_{Ref}}{2^{m-i}}}_{V_{out}[n]} \quad (15)$$

رابطه فوق را می توان به صورت زیر نشان داد:

$$V_{out}[n] = V_{in}[n] + e_q[n] - e_q[n-1] \quad (16)$$

$$V_{out}(z) = \underbrace{1}_{STF(z)} \times V_{in}(z) + \underbrace{(1-z^{-1})}_{NTF(z)} E_Q(z) \quad (17)$$

که عبارت $e_{q+}[n] - e_{q+}[n-1]$ نشان دهنده این است که نویز کوانتیزاسیون یک مرتبه شکل دهی شده است. با شروع فاز نمونه برداری بعدی جای خازن های $C_{r1,2}$ های با هم عوض شده به طوری که C_{r2} به خازن های DAC اضافه شده و نقش خازن مشقی را ایفا می کند در حالی که C_{r1} به ورودی مقایسه گر چهار ورودی وصل شده و خطای کوانتیزاسیون مرحله قبلی یعنی $e_q[n]$ را منتقل می کند (شکل ۳-ج). این پروسه در هر فاز نمونه برداری تکرار می شود.

مشقی مبدل دیجیتال به آنالوگ به همراه دو فاز غیر همپوشا استفاده شده است. شکل ۳ ساختار پیشنهادی را در قالب یک مبدل ۳ بیتی را نشان می دهد. در این ساختار خازن های $C_{r1,2}$ برای استخراج و انتقال خطای کوانتیزاسیون به کار رفته و توسط دو فاز غیر همپوشا کنترل می شوند. بطوری که یکی از خازن ها به DAC وصل شده و نقش خازن مشقی را ایفا می کند در حالی که خازن دیگر به ورودی مقایسه گر چهار ورودی وصل شده و خطای کوانتیزاسیون مربوط به نمونه قبلی را منتقل می کند.

با فرض این که خطای کوانتیزاسیون ذخیره شده در خازن C_{r2} برابر $e_q[n-1]$ باشد (شکل ۳-الف). در طول فاز نمونه برداری صفحات بالایی خازن ها به ولتاژ مد مشترک ورودی وصل شده و به طور همزمان صفحات پایینی خازن ها به ولتاژ ورودی وصل می شوند. توجه شود که خطای کوانتیزاسیون نمونه قبلی تا آخر فاز تبدیل فعلی حفظ می شود.

در این حالت (آخر فاز نمونه برداری) ولتاژهای ورودی مقایسه گر برابر مقادیر توصیف شده با روابط (۷) تا (۱۰) خواهد بود. بنابراین می توان اینطور در نظر گرفت که اختلاف بین ولتاژ ورودی و خطای کوانتیزاسیون مربوط به نمونه قبلی در خازن های DAC ذخیره می شود.

$$V_{DAC+}[n] = -V_{in+}[n] + V_{cmi} \quad (7)$$

$$V_{DAC-}[n] = -V_{in-}[n] + V_{cmi} \quad (8)$$

$$V_{EQ+}[n] = e_{q+}[n-1] \quad (9)$$

$$V_{EQ-}[n] = e_{q-}[n-1] \quad (10)$$

با شروع فاز تبدیل صفحات بالایی خازن ها از ولتاژ ورودی باز شده و صفحات پایینی آن ها توسط لاجیک کنترل می شود تا ولتاژ نمونه گرفته شده تقریب زده شود. همان طوری که در شکل ۳-ب نشان داده شده در آخر فاز تبدیل خطای کوانتیزاسیون مربوط به نمونه فعلی یعنی $e_q[n]$ در خازن C_{r1} ذخیره می شود. بنابراین در آخر فاز تبدیل روابط زیر حاصل خواهد شد:

$$V_{DAC+}[n] + V_{EQ-}[n] = e_{q-}[n-1] - V_{in+}[n] + V_{cmi} + D_{m-1}[n] \frac{V_{Ref}}{2} + \dots + D_0[n] \frac{V_{Ref}}{2^m} \quad (11)$$

۳- نتایج شبیه سازی


برای اثبات کارایی طرح پیشنهادی یک مبدل آنالوگ به دیجیتال با SAR با ولتاژ تغذیه 0.5 V، رزولوشن (سخت افزار) 5 بیت، پارامتر بیش نمونه برداری ۱۶ و فرکانس نمونه برداری نایکوئیست 100 kS/s در تکنولوژی 90 nm CMOS شبیه سازی شده است. برای ارزیابی عملکرد طیفی مبدل، SNDR آن با استفاده از آنالیز تبدیل فوریه سریع محاسبه گردید که طیف خروجی مربوطه در شکل ۴ نشان داده شده است. این طیف به ازای ورودی سینوسی با فرکانس 3.125 kHz و دامنه 0.44 V (-1.11 dBFS) و بدون در نظر گرفتن اثر نویز حرارتی ترسیم شده است که مقدار عددی آن حدود 50.12 dB می باشد. با احتساب توان نویز حرارتی مدار محاسبه گردید هر چند مقدار SNDR مبدل برابر با 50.1 dB خواهد بود (یعنی دقت حدود ۸.۰۱ بیت). همان طوری که مشاهده می شود علیرغم بزرگ بودن دامنه سیگنال ورودی SFDR مبدل بزرگتر از 55 dB بوده که نشان از عملکرد خطی آن می باشد. خلاصه عملکرد مبدل از لحاظ توان مصرفی و غیره در جدول ۱ آورده شده است. در شکل ۵ کیفیت شکل دهی نویز مبدل پیشنهادی با مبدل مرجع [۱۲] مقایسه شده است. همانطور که مشاهده می شود، کف نویز در مبدل پیشنهادی کمی بالا می باشد. علت این امر این است که خطای کوانتیزاسیون در مبدل پیشنهادی تضعیف می شود. دلیل اصلی این تضعیف این است که خازن های مشقی تا حدودی با خازن های پارازیتی مقایسه گر قابل مقایسه می باشد و همین باعث می شود

جدول ۱ خلاصه عملکرد مبدل در گوشه های تکنولوژی


Parameter	TT 27°C	FF @ -40°C	SS 85°C
SNDR	50.1 dB	52.54 dB	48
SFDR	55dB	53dB	51
ENOB	8.01 bit	8.4 bit	7.69 bit
ADC Power dissipation			
Comparator	360nW	342nW	420 nW
DAC+ Decoder	450 nW	428 nW	395 nW
OTA	0 μW	0 μW	0 μW
SAR Logic	370 nW	430 nW	385 nW
Total power consumption	1.18 μW	1.2 μW	1.12 μW
Sampling rate	100 KHz		
OSR	16		
Signal bandwidth	50 kHz		
Supply voltage	0.5 V		
Technology	90 nm CMOS		

جدول ۲: مقایسه عملکرد مبدل با سایر کارهای مرتبط

Parameters	JSSC'12 [9] ^{††}	AICSP'13 [10] [†]	AEU'15 [12]	This work ^{†††}
Process	65 nm	90 nm	90 nm	90 nm
Resolution	8 Bit	10 Bit	5 Bit	5 Bit
Sampling rate	90 MS/s	100 kS/s	100 kS/s	100 kS/s
Band width	11 MS/s	50 kS/s	50 kS/s	50 kS/s
Supply (V)	1	0.5	0.5	0.5
Power dissipation	806 μW	4.51 μW	5.78 μW	1.18 μW
SNDR (dB)	62	64.99	59.36	50.1
Total Cap.(pF)	>1.2	6.2	1	1.02
ENOB (Bit)	10	10.5	9.57	8.01
FoM (fJ/c-s)	35.7	31	76	45.77



شکل ۴: طیف خروجی مبدل



۴- مقایسه

مراجع

- [1] F. Maloberti, Data converters, Springer-Verlag, 2007.
- [2] S. U. Ay, "A sub-1 Volt 10-bit supply boosted SAR ADC design in standard CMOS," Journal of Analog Integrated Circuits and Signal Processing, vol. 66, no. 2, pp. 213-221, Feb. 2011.
- [3] X. Y. Tong, Z. M. Zhu, Y. T. Yang and L. X. Liu, "D/A conversion networks for high-resolution SAR A/D converters," Electronics Letters, vol.47, no.3, pp. 169 - 171, Feb. 2011.
- [4] W.-H. Tseng, W.-L. Lee, C.-Y. Huang, and P.-C. Chiu, "A 12-bit 104 MS/s SAR ADC in 28 nm CMOS for digitally-assisted wireless transmitters," *IEEE J. Solid-State Circuits*, vol. 51, no. 10, pp. 2222-2231, Oct. 2016.
- [5] B. Xu, Y. Zhou, and Y. Chiu, "A 23-mW 24-GS/s 6-bit voltage-time hybrid time-interleaved ADC in 28-nm CMOS," *IEEE J. Solid-State Circuits*, vol. 52, no. 4, pp. 1091-1100, Apr. 2017.
- [6] S.-H. Cho, C.-K. Lee, J.-K. Kwon, and S.-T. Ryu, "A 550- μ W 10-b 40-MS/s SAR ADC with multistep addition-only digital error correction," *IEEE J. Solid-State Circuits*, vol. 46, no. 8, pp. 1881-1892, Aug. 2011.
- [7] C.-H. Chen, and et al, "Noise-shaping SAR ADC using three capacitors," IET Electron Lett, vol. 49, no. 3, Jan. 2013.
- [8] L. He, and et al, "Self-Dithering Technique for High-Resolution SAR ADC Design," *IEEE Transactions on Circuits and Systems II: Express Briefs*, vol.62, no. 12, pp. 1124 - 1128, Dec. 2015
- [9] J. Fredenburg and M. Flynn, "A 90 MS/s 11MHz bandwidth 62 dB SNDR noise-shaping SAR ADC," *IEEE J. Solid-State Circuits*, vol. 47, no. 12, pp. 2898-2904, Dec. 2012.
- [10] R. Inanlou, and et al, "A noise-shaping SAR ADC for energy limited applications in 90 nm CMOS technology," *Analog IntegrCirc Sig Process*, vol. 77, no. 2, pp. 257-269, Nov. 2013.
- [11] K.S. Kim, J. Kim and S.H. Cho, "Nth-order multi-bit $\Sigma\Delta$ ADC using SAR quantiser," *Electronics Letters*, vol.46, no.19, pp. 1315 - 1316, Sep. 2010.
- [12] R. Inanlou and M. Yavari, "A simple structure for noise-shaping SAR ADC in 90 nm CMOS technology," *Int. J. Electron. Commun. (AEÜ)* 69 (2015) 1085-109

اما به عنوان آخرین بخش، عملکرد مبدل آنالوگ به دیجیتال ارائه شده در این پایان نامه با مبدل های SAR ارائه شده در سایر مراجع که عملکرد مناسبی دارند، مقایسه می گردد. جدول ۲ مقایسه انجام گرفته با سایر کارهای مرتبط را نشان می دهد. در این جدول، برای مقایسه عملکرد مبدل های مختلف از معیاری با عنوان معیار شایستگی استفاده شده است. تعریف متداولی که برای این معیار در مراجع مختلف ارائه شده است به صورت زیر می باشد:

$$FoM = \frac{Power}{2 \times BW \times 2^{ENOB}} \quad (18)$$

که در این رابطه، BW پهنای باند، Power توان مصرفی مبدل و ENOB تعداد بیت موثر مبدل را نشان می دهد. هرچه اندازه این پارامتر برای مبدلی کوچکتر باشد نشانگر میزان شایستگی بالاتر آن می باشد. اگرچه ممکن است مقایسه انجام گرفته در جدول ۲ منصفانه به نظر نرسد چرا که اکثر مراجع مقایسه شده، مبدل هایی ساخته شده می باشند و از طرفی سطح تراشه اشغالی عامل دیگری است که در محاسبه آن در نظر گرفته نمی شود. با توجه به این جدول مشاهده می گردد مبدل طراحی شده دارای توان مصرفی پایین تری نسبت به ساختار [۱۲] می باشد. هرچند که دقت آن نیز حدود ۱٫۵ کمتر می باشد. ولی بایستی توجه شود که ساختار پیشنهادی به مراتب ساده تر و بلوک های آن تماماً دیجیتال بوده و با تکنولوژی های پیشرفته سی- ماس سازگاری بهتری دارد. از طرفی دیگر به خاطر شکل دهی بعضی از سوئیچ های کنترلی توان نویز حرارتی مدار خیلی کمتر از ساختار [۱۲] می باشد و در نتیجه مقدار خازن واحد می تواند کوچکتر انتخاب شود.

۵- نتیجه گیری

در این مقاله یک مبدل آنالوگ به دیجیتال SAR مبتنی بر تکنیک شکل دهی نویز کوانتیزا سیون ارائه گردید که اساس کار آن مفهوم فیدبک خطا بود. ساختار پیشنهادی عمل شکل دهی نویز را بدون استفاده از هرگونه انتگرال گیر و یا بافر بهره واحد (بدون استفاده از آپ-امپ) انجام می دهد و به خاطر همین دارای ساختاری بسیار ساده می باشد. برای اثبات کارایی ساختار پیشنهادی یک مبدل SAR با رزولوشن ۵ بیت و فرکانس نمونه برداری ۱۰۰ کیلوهرتز در تکنولوژی ۹۰ نانومتر سی ماس طراحی و شبیه سازی گردید. نتایج شبیه سازی نشان می دهند که به ازای نسبت بیش نمونه برداری ۱۶ دقت مبدل می تواند به ۸٫۱ بیت افزایش یابد. این در حالی است که توان مصرفی مبدل حدود ۱٫۱۸ میکرووات می باشد.